Physical Security Engineer - internship

At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology.

Nous recherchons un(e) stagiaire pour contribuer au développement et à la validation de solutions Anti-Tamper et de générateurs aléatoires ciblant les plateformes FPGA et ASIC. Vous jouerez un rôle clé dans la définition, les tests et la caractérisation de ces solutions de sécurité, impactant directement la robustesse de nos offres de sécurité physique "Defense-in-Depth". Ce rôle implique un travail pratique sur les plateformes de test, la validation FPGA/ASIC, la modélisation SystemC et la collaboration avec les équipes firmware et RTL.

Missions du stage:

• Contribuer à la spécification de la plateforme de test/validation/caractérisation, incluant :

• Le contenu de la plateforme et les technologies/composants embarqués
• Les interfaces et mécanismes de communication
• L'observabilité et l'intégration
• Les contraintes de conception de la carte

• Étudiant(e) en Master (M2) ou dernière année d'école d'ingénieur en spécialisation en Électronique, Microélectronique, Systèmes embarqués ou Informatique/Ingénierie.
• Développement VHDL/Verilog.
• Connaissance des outils EDA (simulation, synthèse, FPGA comme Vivado).
• La connaissance de SystemC est un plus.
• Scripting et automatisation avec Python, Shell et Makefiles.
• Compréhension de base de Git et des pipelines CI/CD.
• Bonnes compétences en collaboration et communication pour travailler avec les équipes firmware et RTL.
• Curiosité et motivation pour comprendre les interactions hardware/software à bas niveau.

• Contribute to specifying the test/validation/characterization platform, including:
  
  
  • Platform content and embedded technologies/components
  • Interfaces and communication mechanisms
  • Observability and integration requirements
  • Constraints on board design
• Contribute to the creation of test plans.
• Participate in test, validation, and sign-off for specific design kits (e.g., ST28) by executing test cases in simulation and on FPGA, achieving functional and code coverage metrics.
• Enforce a SystemC simulation environment in co-simulation and pure SystemC using models.
• Participate in writing SystemC models for security IP solutions.
• Collaborate with firmware and RTL teams to ensure proper implementation and observability of test platforms.

• Master's Degree (M2) or final year Engineering School student in specialization in Electronics, Microelectronics, Embedded Systems, or Computer Engineering.
• VHDL/Verilog development.
• Knowledge of EDA tools (simulation, synthesis, FPGA tools such as Vivado).
• Familiarity with SystemC is a plus.
• Scripting and automation using Python, Shell, Makefiles.
• Basic understanding of Git and CI/CD pipelines.
• Strong collaboration and communication skills for working with firmware and RTL teams.
• Curiosity and motivation to understand low-level hardware/software interactions.