Responsable Design Logique ASIC R&D (H/F)

    • Sophia Antipolis, France

Atos est un leader international de la transformation digitale avec plus de 110 000 collaborateurs dans 73 pays et un chiffre d'affaires annuel de plus de 11 milliards d'euros. Numéro un européen du Cloud, de la cybersécurité et des supercalculateurs, le groupe fournit des solutions intégrées de Cloud Hybride Orchestré, Big Data, Applications Métiers et Environnement de Travail Connecté. Partenaire informatique mondial des Jeux Olympiques et Paralympiques, le Groupe exerce ses activités sous les marques Atos, Atos Syntel, et Unify. Atos est une SE (Société Européenne) cotée sur Euronext Paris et fait partie de l'indice CAC 40.

La raison d'être d'Atos est de contribuer à façonner l'espace informationnel. Avec ses compétences et ses services, le groupe supporte le développement de la connaissance, de l'éducation et de la recherche dans une approche pluriculturelle et contribue au développement de l'excellence scientifique et technologique. Partout dans le monde, Atos permet à ses clients et à ses collaborateurs, et plus généralement au plus grand nombre, de vivre, travailler et progresser durablement et en toute confiance dans l'espace informationnel.

Atos est le leader européen du High Performance Computing et délivre des solutions de Calcul Haute Performance parmi les plus performantes au monde afin de résoudre les problèmes scientifiques les plus complexes d'aujourd'hui et de demain.

Au sein de la R&D, l'équipe ASIC est composée de 70 collaborateurs répartis en 3 polesdédiés à la conception, la vérification et l'implémentation physique des circuits intégrés pour les systèmes conçus par Atos (HPC, serveurs...) et est reconnue pour son expérience en conception et intégration de circuits ASIC complexes

Dans le cadre de notre développement nous recherchons notre futur Responsable du pole Design Logique.

Vos responsabilités :

Rattaché(e) au Head of ASIC, vous managez le département de Conception Logique, composé d'une vingtaine d'ingénieurs :

  • Organiser, animer et gérer une équipe de design logique ASIC avec la responsable des activités suivantes : microarchitecture, développement RTL, prototypage FPGA, synthèse, DFT et validation post-silicium
  • Définir la stratégie de développement en choisissant le développement d'IP internes ou le choix d'IP externes, en mettant en place les outils et un flot de conception aboutissant à un code de qualité
  • Identifier les candidats, recruter, planifier, soutenir et former une équipe performante d'ingénieurs en silicium, logiciels et systèmes afin de développer des produits dans le respect des délais et du budget.
  • Motiver et assurer la cohésion de l'équipe
  • Assurer la cohérence des développements entre les différentes équipes du département
  • Collaborer avec les équipes internes ou externes (Vérification, implémentation physique, software, conception carte, ...) et travailler en étroite collaboration avec les chefs de projets


Votre profil :

De formation supérieure bac+5 type école d'ingénieur ou cursus universitaire équivalent, en micro-électronique ou en conception d'ordinateurs, vous justifiez d'une expérience significative dans le domaine des ASIC complexes dont une partie avec du management d'équipe.

Doté d'un bon relationnel, vous êtes rigoureux(se), dynamique et force de proposition.

Vous avez la culture du respect des plannings et savez gérer les priorités.

La maîtrise de l'anglais est obligatoire.

Chez Atos, nous voulons que nos employés se sentent valorisés, appréciés et libres d'être eux-mêmes au travail. Nos process RH sont conçus pour prévenir la discrimination envers l'identité ou l'orientation sexuelle, la religion, l'origine ethnique, l'âge, la neurodiversité, le handicap, la citoyenneté ou tout autre aspect qui rend nos collaborateurs uniques. Partout dans le monde, nous avons créé plusieurs programmes pour soutenir la culture inclusive d'Atos, et nous travaillons pour nous assurer que tous nos collaborateurs aient une chance égale de sentir qu'ils sont exactement là où ils doivent être.


Back to top